| 一种解同步电路优化设计方法的研究和实现 |
| |
| 引用本文： | 晋钢,王蕾,王志英,戴葵. 一种解同步电路优化设计方法的研究和实现[J]. 计算机研究与发展, 2009, 46(2) |
| |
| 作者姓名： | 晋钢 王蕾 王志英 戴葵 |
| |
| 作者单位： | 国防科学技术大学计算机学院,长沙,410073;国防科学技术大学计算机学院,长沙,410073;国防科学技术大学计算机学院,长沙,410073;国防科学技术大学计算机学院,长沙,410073 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划)，国家自然科学基金 |
| |
| 摘 要： | 解同步电路设计方法可以与现有EDA工具较好地兼容,可以极大地提高异步电路的设计效率.基于解同步电路的抽象模型--控制图,提出了一种解同步电路优化设计方法,优化过程由解同步电路的性能评价函数作为指导,在不影响电路性能的前提下有效地减小电路控制通路的面积.选取了一系列标准测试电路进行了实验,最终解同步电路控制通路所需的局部控制器数量减少了54%,C门的数量减少了76.3%.采用该设计方法,设计实现了0.35μm工艺条件下的32位解同步乘法器,实验结果表明,相对于传统的解同步电路设计方法,提出的优化设计方法可以在保持电路性能的前提下有效地减小电路的面积.
|
| 关 键 词： | 解同步电路 异步电路 性能评价函数 控制图 时延Petri网 |
Research and Implementation of an Optimizing Design Method of De-Synchronized Circuit |
| |
| Jin Gang,Wang Lei,Wang Zhiying,Dai Kui. Research and Implementation of an Optimizing Design Method of De-Synchronized Circuit[J]. Journal of Computer Research and Development, 2009, 46(2) |
| |
| Authors: | Jin Gang Wang Lei Wang Zhiying Dai Kui |
| |
| Affiliation: | College of Computer;National University of Defense Technology;Changsha 410073 |
| |
| Abstract: | De-synchronous design method,which is compatible with the traditional EDA tools,can greatly improve the design efficiency and decrease the design difficulties of asynchronous circuits. An optimizing design method of de-synchronous circuit based on an abstract model called control graph is presented in this paper. Control graph is an abstract model of de-synchronous circuit. The core step of this optimizing design method is to combine the local controllers in the control path,and a proof has also been given ... |
| |
| Keywords: | de-synchronous circuit asynchronous circuit performance evaluation function control graph timed Petri-net |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
