Verilog语法的基本概念 |
| |
引用本文: | 夏宇闻.Verilog语法的基本概念[J].电子产品世界,2002(21):76-79. |
| |
作者姓名: | 夏宇闻 |
| |
作者单位: | 北京航空航天大学 |
| |
摘 要: | 前言 Verilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的VerilogHDL模型,也称为模块。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这就是说,无论描述电路功能行为的模块或描述元器件或较大部件互连的模块都可以用Verilog语言来建立电路模型。如果按照一定的规矩编写,功能行为模块可以通过工具自动地转换为门级互连模块。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种:● 系统级(system): 用语言提供的高级结构实现设计模块外…
|
本文献已被 CNKI 万方数据 等数据库收录! |
|