| 20万门CMOS门阵列设计技术 |
| |
| 引用本文： | 于宗光,王成.20万门CMOS门阵列设计技术[J].微电子技术,2001,29(5):35-37. |
| |
| 作者姓名： | 于宗光 王成 |
| |
| 作者单位： | 信息产业部电子第五十八所, |
| |
| 摘 要： | 本文主要介绍0.8umCMOS门阵列的设计技术，包括建库技术，可测性设计技术、时钟设计技术、电源、地设计技术、电路结构优化、余量设计技术等，最后介绍了20万门母片及电路的主要参数。
|
| 关 键 词： | CMOS 门阵列设计 集成电路 |
| 文章编号： | 1008-0147(2001)05-35-03 |
| 修稿时间： | 2001年3月19日 |
Design Technologies of 200K CMOS Gate Array |
| |
| YU Zong-guang,Wang Cheng.Design Technologies of 200K CMOS Gate Array[J].Microelectronic Technology,2001,29(5):35-37. |
| |
| Authors: | YU Zong-guang Wang Cheng |
| |
| Abstract: | In this paper,design technologies of 0 8 micron CMOS gate array,such as building library,testability,clock design,power ground design,architecture optimizing and margin design,are presented.The key parameters of the base and circuit of 200K gate array are also given. |
| |
| Keywords: | CMOS Gate array Design technology |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
