| 一种应用于深亚微米CMOS工艺的ESD保护电路 |
| |
| 引用本文： | 鲍剑,王志功,李智群.一种应用于深亚微米CMOS工艺的ESD保护电路[J].电子与封装,2005,5(8):27-31,22. |
| |
| 作者姓名： | 鲍剑 王志功 李智群 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所,南京,210096 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 本文研究了一种基于动态栅极悬浮技术的ESD保护电路,并根据全芯片ESD防护的要求设计了试验电路。采用TSMC 0.18μm CMOS工艺实现了试验电路,测试显示芯片的ESD失效电压达到了7kV。
|
| 关 键 词： | ESD ESD保护 动态栅极悬浮 |
| 文章编号： | 1681-1070（2005）08-27-05 |
| 收稿时间： | 2005-05-20 |
| 修稿时间： | 2005-05-20 |
Design and Implementation of a Submicron ESD Protection Circuit |
| |
| BAO Jian,WANG Zhi-gong,LI Zhi-qun.Design and Implementation of a Submicron ESD Protection Circuit[J].Electronics & Packaging,2005,5(8):27-31,22. |
| |
| Authors: | BAO Jian WANG Zhi-gong LI Zhi-qun |
| |
| Abstract: | A dynamic gate floating ESD protection circuit is first analyzed and then designed according to the whole-chip ESD planning. Fabricated in TSMC 0.18 μm 1P6M+ CMOS Technology, the chip exhibits an ESD failure voltage up to 7kV. |
| |
| Keywords: | ESD |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
