| 基于Vivado HLS的Down Scaler视频系统设计 |
| |
| 引用本文： | 安航.基于Vivado HLS的Down Scaler视频系统设计[J].单片机与嵌入式系统应用,2016(11):21-23. |
| |
| 作者姓名： | 安航 |
| |
| 作者单位： | 西安电子科技大学微电子学院,西安,710126 |
| |
| 摘 要： | 介绍一种基于FPGA的Down Scaler视频系统设计.系统的核心部件采用Xilinx Kintex-7的板载XC7K325T芯片,系统设计使用Vivado工具,包括使用Vivado HLS进行Down Scaler模块设计.首先按照Vivado HLS的代码规范进行Down Scaler模块的C/C++代码编写,然后利用编译工具生成RTL级代码和综合结果Down Scaler IP核,最后将Down Scaler IP核与TPG、VDMA等Xilinx视频IP核互连,构建实时视频系统.在满足实时性要求和FPGA资源消耗要求的条件下,该设计实现了对Down Scaler视频算法从PC端软件处理方式向FPGA平台硬件处理方式的移植.
|
| 关 键 词： | Vivado HLS FPGA Down Scaler 高层次综合 |
Down Scaler Video System Based on Vivado HLS |
| |
| Abstract: | |
| |
| Keywords: | Vivado HLS FPGA Down Scaler high-level synthesis |
| 本文献已被 万方数据 等数据库收录！ |
|
