| 45nm IC设计面临的挑战 |
| |
| 引用本文： | Michael Santarini. 45nm IC设计面临的挑战[J]. 电子设计技术, 2007, 14(12): 54-56,58,60,62,64 |
| |
| 作者姓名： | Michael Santarini |
| |
| 作者单位： | EDN高级编辑 |
| |
| 摘 要： | 45nm节点使SoC(系统级芯片)设计者获得比65 nm多40%的晶体管数,或芯片尺寸减小40%,但45 nm工艺的掩膜成本将在数百万美元等级,至少在初期是这样.
|
| 关 键 词： | IC设计 系统级芯片 低功耗设计 设计者 芯片尺寸 设计经验 集成器件 SoC |
How Low Can You Go? A Look at 45-nm-IC-Design Challenges |
| |
| Michael Santarini. How Low Can You Go? A Look at 45-nm-IC-Design Challenges[J]. EDN China, 2007, 14(12): 54-56,58,60,62,64 |
| |
| Authors: | Michael Santarini |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
