| 低功耗可编程定时器集成电路的设计 |
| |
| 引用本文： | 朱樟明,杨银堂. 低功耗可编程定时器集成电路的设计[J]. 半导体技术, 2001, 26(11): 34-35,70 |
| |
| 作者姓名： | 朱樟明 杨银堂 |
| |
| 作者单位： | 西安电子科技大学微电子研究所, |
| |
| 摘 要： | 介绍了一种低功耗、高精度、高稳定性可编程定时器专用集成电路的设计，对其中的稳定性电路、低功耗问题进行了研究和分析。该电路的静态工作电流为7．8微安。
|
| 关 键 词： | 可编程定时器 稳定性设计 低功耗设计 专用集成电路 电路设计 |
| 文章编号： | 1003-353(2001)11-0034-02 |
Design of a low-power programmable timer IC |
| |
| ZHU Zhang-ming,YANG Yin-tang. Design of a low-power programmable timer IC[J]. Semiconductor Technology, 2001, 26(11): 34-35,70 |
| |
| Authors: | ZHU Zhang-ming YANG Yin-tang |
| |
| Abstract: | In this paper, the design of a low-power, high-precision and high-stability programmable timer ASIC is presented. The stabilizing circuit and low-power problems are studied and analyzed. The static current is only 7.8uA. |
| |
| Keywords: | programmable timer ASIC stability design low-power design |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
