|
|||||
|
|
| 基于NIOSⅡ的解码器设计与实现 | |
| 作者姓名： | 孟令军 龚敬 严帅 尹维汉 |
| 作者单位： | 中北大学仪器科学与动态测试教育部重点实验室,太原,030051 |
| 基金项目： | 国家自然科学基金重点项目资助(60871041) |
| 摘 要： | 介绍了一种基于NIOSⅡ实现数字信号解码器的方法,该系统由FPGA和相应接口电路组成,将NIOSⅡ嵌入式软核CPU集成到FPGA中构成片上系统(SOC),可以将串行输入的不归零PCM码转换为可分析的8位并行码,并通过上位机软件显示解码结果. |
| 关 键 词： | 解码器 片上可编程系统 FPGA NIOSⅡ |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |