一种适于数据通路应用的高性能可编辑逻辑单元

本文提出了一种适于数据通路应用的快速可编辑逻辑单元。该单元采用功能增强的MUX结构，在配置为异或-同或-多路选择器（XOR-XNOR-MUX）结果时，只用一个单元的开销就可实现一位全加器、基本乘法单元等适于数据通路应用的功能。该单元还能实现全部3输入逻辑和部分4～7输入逻辑，也是一种满足通用逻辑应用的结构。这种单元的组合逻辑部分只采用了3个2选1多路选择器（2:1MUX）和两个功能增强的输入可反相编辑的多路选择器（2:1 EMUX），有效地节省面积和提高了速度。HSPICE模拟分析表明，在5V、0.6um工艺条件下，该单元的最大时延小于0.6ms，进位时延小于0.1ns，其性能、速度和面积优势非常明显。