| 改进的低功耗两步式ADC结构 |
| |
| 引用本文： | 熊莉英,宁宁,吴霜毅,刘源.改进的低功耗两步式ADC结构[J].微计算机信息,2006,22(14):246-247. |
| |
| 作者姓名： | 熊莉英 宁宁 吴霜毅 刘源 |
| |
| 作者单位： | 1. 成都电子科技大学;西南科技大学
2. 成都电子科技大学 |
| |
| 摘 要： | 本文提出了一种改进的两步式ADC拓扑结构。当ADC的分辨率为n位时,这种结构只需要(2~(n/2+1-2))或(2~(n-1)/2+2~(n+1/2)-2)个比较器。与传统的两步式ADC相比,其比较器数目的大大减少,使得ADC电路的功耗和芯片面积随之显著降低。此结构适用于高速便携式VLSI系统。
|
| 关 键 词： | 两步式FLASH ADC 比较器 低功耗 |
| 文章编号： | 1008-0570(2006)05-2-0246-02 |
| 修稿时间： | 2005年9月11日 |
A Modified Low-power Two-step ADC Archtechture |
| |
| Xiong Liying,Ning Ning,Wu Shuangyi,Liu Yuan.A Modified Low-power Two-step ADC Archtechture[J].Control & Automation,2006,22(14):246-247. |
| |
| Authors: | Xiong Liying Ning Ning Wu Shuangyi Liu Yuan |
| |
| Abstract: | A modified two- step ADC topology architecture is presented in this paper. It employs(2~(n/2+1-2))or(2~(n-1)/2+2~(n+1/2)-2)com- parators when the ADC has n- bit resolution, which is less than traditional two- step ADC. This architecture reduces the chip size and attains lower system power consumption and is applicable for high- speed portable equipment. |
| |
| Keywords: | Two- step ADC comparator low power |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
