| CMOS SoC芯片ESD保护设计 |
| |
| 引用本文： | 孙磊,张颖,潘亮.CMOS SoC芯片ESD保护设计[J].中国集成电路,2011,20(8):39-45. |
| |
| 作者姓名： | 孙磊 张颖 潘亮 |
| |
| 作者单位： | 北京中电华大电子设计有限责任公司,北京,100102 |
| |
| 摘 要： | 本文提出从器件失效功率的角度,解释CMOS SoC（System On Chip）芯片的ESD（ElectrostaticDischarge）失效原因,总结了CMOS集成电路（IC）的多种ESD失效模式,研究了多电源系SoC芯片的ESD保护设计方法,提出了SoC芯片的ESD保护设计流程。
|
| 关 键 词： | SoC ESD失效模式 ESD设计方法 |
ESD Protection Technology of CMOS SoC IC |
| |
| SUN Lei
,
ZHANG Ying
,
PAN Liang.ESD Protection Technology of CMOS SoC IC[J].China Integrated Circuit,2011,20(8):39-45. |
| |
| Authors: | SUN Lei ZHANG Ying PAN Liang |
| |
| Affiliation: | (CEC Huada Electronic Design Co. Ltd, Beijing, 100102 China) |
| |
| Abstract: | Explanation of CMOS SoC chip ESD failure form the point of failure power is proposed. Various ESD failure mechanisms are investigated. The multiple and separated power ESD protection method and whole chip ESD protection strategy for SoC are researched, respectively. |
| |
| Keywords: | SoC ESD failure mechanism ESD design method |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
