| 用于10 Mb/s和100 Mb/s以太网的时钟数据恢复电路 |
| |
| 引用本文： | 汪若鹏,李曙光,郑增钰. 用于10 Mb/s和100 Mb/s以太网的时钟数据恢复电路[J]. 微电子学, 2002, 32(4): 308-311 |
| |
| 作者姓名： | 汪若鹏 李曙光 郑增钰 |
| |
| 作者单位： | 复旦大学,专用集成电路与系统国家重点实验室,上海,200433 |
| |
| 摘 要： | 设计了一个用于10Mb／s和100Mb／s以太同的时钟数据恢复电路，采用双环路结构，增加了系统的稳定性。电路各组成部分的设计进一步增强了锁相环工作的稳定性。电路行为级仿真采用Mentor的ADMS，电路级设计采用Chartered 0．25um CMOS工艺。
|
| 关 键 词： | 以太同 100 Base-T 锁相环 MLT3编码 双环路 时钟数据恢复电路 收发器 |
| 文章编号： | 1004-3365(2002)04-0308-04 |
| 修稿时间： | 2001-09-17 |
A Clock and Data Recovery Circuit for 10-Mb/s and 100-Mb/s Ethernet |
| |
| WANG Ruo peng,LI Shu guang,ZHENG Zeng yu. A Clock and Data Recovery Circuit for 10-Mb/s and 100-Mb/s Ethernet[J]. Microelectronics, 2002, 32(4): 308-311 |
| |
| Authors: | WANG Ruo peng LI Shu guang ZHENG Zeng yu |
| |
| Abstract: | |
| |
| Keywords: | Ethernet 100 Base T Phase locked loop MLT3 encode Double loop Clock and data recovery circuit Transceiver |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
