| 基于VHDL语言的译码器设计 |
| |
| 引用本文： | 杨慧敏. 基于VHDL语言的译码器设计[J]. 电子技术, 2012, 0(7): 66-67,59 |
| |
| 作者姓名： | 杨慧敏 |
| |
| 作者单位： | 菏泽学院物理系 |
| |
| 基金项目： | 菏泽学院科学研究基金，山东省高等学校科技计划项目 |
| |
| 摘 要： | 在介绍译码器工作原理的基础上,介绍了用VHDL语言实现译码器的设计方案,给出了用VHDL语言实现译码器的源程序,并用Max+plusII工具软件对其进行了模拟仿真验证。
|
| 关 键 词： | VHDL语言 译码器 仿真 |
The Design of Decoder Based on VHDL Language |
| |
| Yang Huimin. The Design of Decoder Based on VHDL Language[J]. Electronic Technology, 2012, 0(7): 66-67,59 |
| |
| Authors: | Yang Huimin |
| |
| Affiliation: | Yang Huimin(Department of Physics,Heze University) |
| |
| Abstract: | On the basis of introducing the principle of decoder,the design scheme for implementing decoder using VHDL language is introduced,and the source program for implementing decoder using VHDL language is presented.Furthermore the simulation verification has been finished using Max+plus II software. |
| |
| Keywords: | VHDL language decoder simulation |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
