|
|||||
|
|
| 32位高性能嵌入式CPU中Load Aligner 模块的设计与实现 | |
| 引用本文： | 张书,王颖,林正浩. 32位高性能嵌入式CPU中Load Aligner 模块的设计与实现[J]. 今日电子, 2005, 0(1): 59-60 |
| 作者姓名： | 张书 王颖 林正浩 |
| 作者单位： | 同济大学微电子中心 |
| 摘 要： | 在CPU中，Load Aligner模块是DCACHE和数据通道之间的接口。从DCACHE中取出的数据只有通Load Aligner模块重新排序，才能进入CPU的数据通道。本文讨论了该CPU中Load Aligner模块的设计与实现，其中主要是数据通道部分的逻辑设计和电路设计，并给出了相关结果。 |
| 关 键 词： | 嵌入式CPU 数据通道 模块 接口 逻辑设计 排序 电路设计 高性能 |
The Design of Load Aligner for a 32 bits CPU |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |