| 基于新型D触发器的双模前置分频器 |
| |
| 引用本文： | 应建华,颜学超,彭颖.基于新型D触发器的双模前置分频器[J].计算机与数字工程,2005,33(3):73-75. |
| |
| 作者姓名： | 应建华 颜学超 彭颖 |
| |
| 作者单位： | 华中科技大学电子科学与技术系,武汉,430074;华中科技大学电子科学与技术系,武汉,430074;华中科技大学电子科学与技术系,武汉,430074 |
| |
| 摘 要： | 在锁相环频率合成器中，双模前置分频器是一个速度瓶颈。分析了双模前置分频器的工作原理，提出了提高其工作速度的方法，包括给出一种新型高速CMOS动态D触发器的设计以及同步分频器的改进。经Cadence Spectre仿真，在0．8umCMOS工艺，电源电压为5V的条件下，最高频率达到了2．0GHZ，其速度和集成度远远超过静态CMOS电路。
|
| 关 键 词： | CMOS动态D触发器 双模前置分频器 速度优化 工作频率 |
| 修稿时间： | 2004年8月6日 |
A Novel Dual Modulus Prescaler Based on New D Flip-Flop |
| |
| Ying Jianhua,Yan Xuechao,Peng Ying.A Novel Dual Modulus Prescaler Based on New D Flip-Flop[J].Computer and Digital Engineering,2005,33(3):73-75. |
| |
| Authors: | Ying Jianhua Yan Xuechao Peng Ying |
| |
| Abstract: | In PLL frequency synthesizers, dual modulus prescaler is a bottleneck in achieving a higher operation speed. Through analyzing its work principle, we find the method to raise the speed: use a novel CMOS dynamic D flip-flop and an improved synchronous frequency divider. The simulation results of the dual modulus prescaler, implemented in a 0.8um CMOS process, show a maximum 2.0GHz operation rate at 5V.The speed and integration of this circuit are much better than the static CMOS circuit. |
| |
| Keywords: | CMOS dynamic D flip-flop dual modulus prescaler speed optimization operation rate |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
