| 采用Booth算法的16×16并行乘法器设计 |
| |
| 引用本文： | 刘东.采用Booth算法的16×16并行乘法器设计[J].现代电子技术,2003(9):21-22. |
| |
| 作者姓名： | 刘东 |
| |
| 作者单位： | 西南交通大学,计算机与通信工程学院,四川,成都,610031 |
| |
| 摘 要： | 介绍了一种可以完成 16位有符号 /无符号二进制数乘法的乘法器。该乘法器采用了改进的 Booth算法 ,简化了部分积的符号扩展 ,采用 Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元 ,整个设计用 VHDL 语言实现。
|
| 关 键 词： | 乘法器 Booth算法 Wallace树 超前进位加法器 |
| 文章编号： | 1004-373X(2003)09-021-02 |
| 修稿时间： | 2003年2月12日 |
Design of Parallel Multiplier for Borth Algorithm |
| |
| LIU Dong.Design of Parallel Multiplier for Borth Algorithm[J].Modern Electronic Technique,2003(9):21-22. |
| |
| Authors: | LIU Dong |
| |
| Abstract: | Describes a 16 bit multiplier. It uses modified Booth algorithm, Wallace Tree, 42 compressor and 32 bit CLA. This design can be used in other ASIC designs. |
| |
| Keywords: | multiplier booth algorithm wallace tree the addition ware carried surpasses |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
