| 32位MIPS微处理器中乘法器的设计和实现 |
| |
| 引用本文： | 王谦. 32位MIPS微处理器中乘法器的设计和实现[J]. 电子工程师, 2004, 30(3): 7-9 |
| |
| 作者姓名： | 王谦 |
| |
| 作者单位： | 同济大学超大规模集成电路研发中心,上海市,200092 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 在Booth算法的基础上,结合MIPS 4KC微处理器中的流水线结构和乘法器的工作过程,提出了一种改进的Booth乘法器的设计方法,并采用全制定方法实现,用这种方法实现的乘法器单元具有面积小、单元电路可重复性好、版图设计工作量小、功耗低等特点.
|
| 关 键 词： | 乘法器 Booth算法 全定制 流水线 版图设计 低功耗 |
| 修稿时间： | 2003-10-13 |
The Multiplier''''s Design and Realization in 32-bit MIPS Microprocessor |
| |
| Wang Qian. The Multiplier''''s Design and Realization in 32-bit MIPS Microprocessor[J]. Electronic Engineer, 2004, 30(3): 7-9 |
| |
| Authors: | Wang Qian |
| |
| Abstract: | Multiplier is the critical block of processor. This paper gives a new multiplier in MIPS 4KC pipeline CPU based on Booth arithmetic, which is suitable for the full-custom design and could reduce the area, make the circuit and layout design easier and simpler, and also reduce the power consumption. |
| |
| Keywords: | multiplier Booth arithmetic full-custom pipeline layout design low power |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
