| 基于循环映射的可重构处理器设计 |
| |
| 引用本文： | 于苏东,刘雷波,魏少军.基于循环映射的可重构处理器设计[J].北京邮电大学学报,2009,32(4):10-14. |
| |
| 作者姓名： | 于苏东 刘雷波 魏少军 |
| |
| 作者单位： | 清华信息科学与技术国家实验室,北京,100084;清华大学,微电子所,北京,100084 |
| |
| 基金项目： | 国家高技术研究发展计划项目，国家自然科学基金项目 |
| |
| 摘 要： | 提出了一种适合循环任务执行的可重构处理器. 该处理器通过循环控制器实现循环的自动执行，并采用数据分发技术和不对称先进先出缓存（FIFO）技术，将可重构阵列内部数据传输效率提高8倍. 在现场可编程门阵列（FPGA）系统上验证了活动图像专家组 4的高等视频编码（H.264）中整数反离散余弦变换（IDCT）、运动估计及活动图像专家组 2（MPEG 2）中的IDCT等多种媒体核心算法. 相比于类似的结构，该可重构处理器在不增加阵列规模的情况下，性能平均提升35倍.
|
| 关 键 词： | 可重构处理器 可重构阵列 循环映射 |
| 收稿时间： | 2009-4-24 |
| 修稿时间： | 2009-6-5 |
Design of Reconfigurable Processor Based on the Loop Mapping |
| |
| YU Su-dong,LIU Lei-bo,WEI Shao-jun.Design of Reconfigurable Processor Based on the Loop Mapping[J].Journal of Beijing University of Posts and Telecommunications,2009,32(4):10-14. |
| |
| Authors: | YU Su-dong LIU Lei-bo WEI Shao-jun |
| |
| Affiliation: | YU Su-dong,LIU Lei-bo,WEI Shao-jun(1.Tsinghua National Laboratory for Information Science , Technology,Beijing 100084,China,2.Institute of Microelectronics,Tsinghua University,China) |
| |
| Abstract: | A reconfigurable processor is presented to execute the loop automatically in reconfigurable cell array.Data distribution and asymmetric first in first out buffer(FIFO) can speedup the data transfer with 8 times.The hardware architecture is verified on the platform of field-programmable gate array(FPGA) with some kernel algorithms of multimedia applications such as integer invert discrete cosine transform(IDCT) and motion estimation of advanced video coding of moving pictures experts group-4(H.264) and IDCT ... |
| |
| Keywords: | reconfigurable processor reconfigurable array loop mapping |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
| 点击此处可从《北京邮电大学学报》浏览原始摘要信息 |
|
点击此处可从《北京邮电大学学报》下载全文 |
|
