亚微米VLSI存储器电路

本文将描述未来VLSI存贮器实现亚微米器件工艺所必需的电路技术。这些技术包括一个片内错误校验和校正电路(ECC电路),一个阈值差分补偿放大器和一个片内电源电压转换器。为此,设计和制造了一个0.25Mb CMOS动态RAM试验电路。 用单晶体管元件设计VLSI存贮器时,α引起的软误差是一个很严重的问题。解决办法是采用双向奇偶校验的片内ECC电路技术。图1示出一个具有片内ECC电路的RAM的逻辑图。除(k×m)基本存储单元外,(k m)奇偶单元也与每个字线相连。沿着同一字线的所有单元构成双向奇偶校验的ECC数据集。基本存贮器单元中的每个这种数据单元都属于两个虚数组:V和H。在读周期内,出现了两种奇偶校验,采用兆位V组、千位H组和2位