| 一种时延设计方法与DSP实现 |
| |
| 引用本文： | 袁知斌,吴国安,何冶兰.一种时延设计方法与DSP实现[J].现代电子技术,2009,32(19):10-13. |
| |
| 作者姓名： | 袁知斌 吴国安 何冶兰 |
| |
| 作者单位： | 1. 华中科技大学,湖北,武汉,430074
2. 武汉电信分公司,网络维护中心,湖北,武汉,430074 |
| |
| 摘 要： | 多径时延是信道模拟中一个重要的研究技术指标.介绍一种采用内插和抽取技术实现高精度的延时处理算法.采用D倍内插,经过内插滤波器将输入信号的采样率提高到原来的D倍后,提高了采样精度.结合样点延迟时间进行内插后信号的D倍抽取操作,通过只对未被抽取信号才进行DSP运算的优化算法,使得DSP运行周期减少并达到实验要求.结果证明了该方法的可行性.
|
| 关 键 词： | 信道模拟 时延 内插 抽取 |
Design Technique for Time-delay and Its Realization of DSP |
| |
| YUAN Zhibin,WU Guo'an,HE Yelan.Design Technique for Time-delay and Its Realization of DSP[J].Modern Electronic Technique,2009,32(19):10-13. |
| |
| Authors: | YUAN Zhibin WU Guo'an HE Yelan |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
