基于FPGA的神经网络的硬件实现 |
| |
作者姓名: | 汪光森 伍行键 李誉 |
| |
作者单位: | 武汉华中理工大学力学系,430074 |
| |
摘 要: | 介绍神经网络VLSI硬件实现的基本情况和电路原理图与VHOL混合设计方法的概念,在此基础上利用单片FPCA设计出了白64个神经元组成的具有片内学习功能的三层EBP神经网络电路,其学习速度达到每秒三千万次以上连接权值的修正,并对其工作过程进行了较详细的分析,指出了制造ASIC芯片时应做的改进。
|
关 键 词: | 神经网络硬件实现 数据驱动 EBP算法 VHDL FPGA |
修稿时间: | 1999-05-27 |
本文献已被 CNKI 万方数据 等数据库收录! |
|