| 一种4 kb铁电存储器的设计 |
| |
| 引用本文： | 安黎,魏朝刚,任天令.一种4 kb铁电存储器的设计[J].微电子学,2005,35(4):437-440. |
| |
| 作者姓名： | 安黎 魏朝刚 任天令 |
| |
| 作者单位： | 清华大学,微电子所,北京,100084 |
| |
| 基金项目： | 国家自然科学基金资助项目（90407023） |
| |
| 摘 要： | 以清华大学微电子所的铁电存储器工艺为基础,设计了一个规模为4kb(512×8位)的铁电存储器,包括存储阵列、灵敏放大器、字线位线译码、驱动脉冲产生等模块。设计中,采用新开发的铁电电容模型,文中重点介绍了与传统DRAM、SRAM等存储单元完全不同的铁电存储单元的设计方法。仿真结果表明,铁电存储器在5V工作电压下工作周期为120ns。
|
| 关 键 词： | 铁电存储器 灵敏放大器 铁电电容模型 |
| 文章编号： | 1004-3365（2005）04-0437-04 |
| 收稿时间： | 2004-11-02 |
| 修稿时间： | 2004-11-02 |
Design of a 4 k Bit Ferroelectric Memory |
| |
| AN Li,WEI Chao-gang,REN Tian-ling.Design of a 4 k Bit Ferroelectric Memory[J].Microelectronics,2005,35(4):437-440. |
| |
| Authors: | AN Li WEI Chao-gang REN Tian-ling |
| |
| Abstract: | |
| |
| Keywords: | Ferroelectric memory Sense amplifier Ferroelectric capacitor model |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
