| Verilog HDL在现代EDA中的应用 |
| |
| 引用本文： | 张霞.Verilog HDL在现代EDA中的应用[J].微型电脑应用,2001,17(8):52-53. |
| |
| 作者姓名： | 张霞 |
| |
| 作者单位： | 华中理工大学汉口分校 |
| |
| 摘 要： | 本文通过一个简单的例子介绍了Verilog HDL语言的应用，对比地给出了功能仿真和时序仿真的波形，说明了实现电子电路的自动化设计（EDA）过程。
|
| 关 键 词： | 电子电路 EDA VerilogHDL 时序仿真 |
| 修稿时间： | 2001年3月29日 |
Verilog HDL Applied Modern EDA |
| |
| Zhangxia.Verilog HDL Applied Modern EDA[J].Microcomputer Applications,2001,17(8):52-53. |
| |
| Authors: | Zhangxia |
| |
| Abstract: | This paper shows the process of electronic design automation and illustrates Verilog HDL application by an example. Waveforms of logic function simulation and time analyzer simulation are shown in a comparative way. |
| |
| Keywords: | Verilog HDL EDA logic function simulation time analyzer simulation |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
