| 基于FPGA的DDR3存储控制的设计与验证 |
| |
| 引用本文： | 殷晔,李丽斯,常路,尉晓惠. 基于FPGA的DDR3存储控制的设计与验证[J]. 计算机测量与控制, 2015, 23(3): 969-971 |
| |
| 作者姓名： | 殷晔 李丽斯 常路 尉晓惠 |
| |
| 作者单位： | 北京航天测控技术有限公司,北京,100041 |
| |
| 摘 要： | DDR3SDRAM是第三代双倍数据传输速率同步动态随机存储器,DDR3具有高速率、低电压、低功耗等特点[1-2];在DDR3控制器的实际使用中,如何将用户需要存储的数据在DDR3中快速存储非常重要,如果数据被送到DDR3接口的速度低,则会影响DDR3的存储速度,同时影响DDR3的实际应用,因此,针对DDR3存储器设计存储控制有重要的意义[2];基于此设计主要分为低速读写控制与高速流读写控制,低速读写控制主要用于小数据量的操作,高速流读写控制主要用于批量数据的存储操作;此设计在FPGA上通过了大量数据读写的验证,证明数据存储的正确性;经过测试,在高速流读写模式下,DDR3存储控制设计的带宽利用率最大为66.4%;此设计在功能和性能上均符合系统总体设计的要求。
|
| 关 键 词： | FPGA DDR3SDRAM 存储控制 |
Design and Verification of DDR3 Controller Based on FPGA |
| |
| Yin Ye,Li Lisi,Chang Lu,Wei Xiaohui. Design and Verification of DDR3 Controller Based on FPGA[J]. Computer Measurement & Control, 2015, 23(3): 969-971 |
| |
| Authors: | Yin Ye Li Lisi Chang Lu Wei Xiaohui |
| |
| Affiliation: | Yin Ye;Li Lisi;Chang Lu;Wei Xiaohui;Beijing Aerospace Measurement & Control Technology Co.,Ltd.; |
| |
| Abstract: | |
| |
| Keywords: | FPGA DDR3 SDRAM memory control |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
