| 基于SRAM FPGA的MuxTree结构模型的可容错全加器的设计 |
| |
| 引用本文： | 王宁,刘慧,朱明程. 基于SRAM FPGA的MuxTree结构模型的可容错全加器的设计[J]. 半导体技术, 2003, 28(5): 61-64 |
| |
| 作者姓名： | 王宁 刘慧 朱明程 |
| |
| 作者单位： | 深圳大学信息工程学院EDA中心,广东,深圳,518060 |
| |
| 摘 要： | 在SRAM FPGA的MuxTree结构模型的基础上，进行了一个具有容错功能的一位全加器的设计和实现。文中介绍了MuxTree结构模型的原理，并给出了基于该结构模型容错全加器的设计过程及系统逻辑构成。同时，对该容错系统进行了功能和时序仿真，验证了MuxTree结构容错系统的可行性。
|
| 关 键 词： | MuxTree结构模型 全加器 容错系统 时序仿真 SRAM－FPGA 可编程功能模块 |
| 文章编号： | 1003-353X(2003)05-0061-04 |
| 修稿时间： | 2003-03-15 |
Design of fault-tolerant adder based on MuxTree FPGA |
| |
| WANG Ning,LIU Hui,ZHU Ming-cheng. Design of fault-tolerant adder based on MuxTree FPGA[J]. Semiconductor Technology, 2003, 28(5): 61-64 |
| |
| Authors: | WANG Ning LIU Hui ZHU Ming-cheng |
| |
| Abstract: | The main topic of the paper is to design a fault-tolerant adder based on MuxTree FPGA.The principle and construction of MuxTree used to design the adder are introduced. Then we illumi-nate the process of designing the adder as well as how the adder realizes fault-tolerant function. Thesystem circuit and simulation waveform are also included. |
| |
| Keywords: | MuxTree adder fault-tolerant system |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
