| 基于0.6 μm工艺的流水线模数转换器设计 |
| |
| 引用本文： | 陈曦,何乐年,张鲁,尹坤.基于0.6 μm工艺的流水线模数转换器设计[J].浙江大学学报(自然科学版 ),2006,40(6):1080-1084. |
| |
| 作者姓名： | 陈曦 何乐年 张鲁 尹坤 |
| |
| 作者单位： | 陈曦，何乐年，张鲁，尹坤（浙江大学 超大规模集成电路设计研究所，浙江 杭州 310027） |
| |
| 摘 要： | 为了实现10位高性能和低功耗的流水线模拟数字转换器ADC，提出了基于0.6微米互补型金属氧化物半导体(CMOS)混合信号工艺的电路设计方法.在信号输入端设置了采样保持放大器(SHA)，级电路中采用了低功耗运算跨导放大器(OTA)和动态比较器，并且使用了采样电容优化技术和数字校正技术.测试结果表明，在20 MHz采样率和5 MHz输入信号频率条件下，由该方法设计的ADC可以达到58 dB的信号噪声失调比(SNDR)，相当于9.38个有效位数(ENOB)，并且在5 V供电电压下的功耗仅为49 mW，达到了高SNDR性能、高线性度和低功耗的设计要求.
|
| 关 键 词： | 模数转换器 采样保持电路 动态比较器 电容优化 |
| 文章编号： | 1008-973X（2006）06-1080-05 |
| 收稿时间： | 2005-06-20 |
| 修稿时间： | 2005年6月20日 |
Low power pipelined A/D converter in 0.6 μm technology |
| |
| CHEN Xi,HE Le-nian,ZHANG Lu,YIN Kun.Low power pipelined A/D converter in 0.6 μm technology[J].Journal of Zhejiang University(Engineering Science),2006,40(6):1080-1084. |
| |
| Authors: | CHEN Xi HE Le-nian ZHANG Lu YIN Kun |
| |
| Affiliation: | Institute of Very Large Scale Integrated Cirruit Design, Zhejiang University, Hangzhou 310027,China |
| |
| Abstract: | |
| |
| Keywords: | analog-to-digital converter sample-and-hold amplifier dynamic comparator capacitor scaling |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《浙江大学学报(自然科学版 )》浏览原始摘要信息 |
|
点击此处可从《浙江大学学报(自然科学版 )》下载全文 |
