| 基于FPGA的并行DDS信号发生器的设计与实现 |
| |
| 引用本文： | 邓岳平,肖铁军.基于FPGA的并行DDS信号发生器的设计与实现[J].计算机工程与设计,2011,32(7):2319-2323. |
| |
| 作者姓名： | 邓岳平 肖铁军 |
| |
| 作者单位： | 江苏大学计算机科学与通信工程学院,江苏镇江,212013 |
| |
| 摘 要： | 针对DDS(直接数字频率合成)电路的运算速度受相位累加器的累加速度和ROM读取速度的约束问题,采用多路并行和流水线相结合的方法改进了DDS电路的结构,有效地扩展了DDS电路的输出带宽。通过在FPGA内设计基于双DDS电路结构的信号发生器,用数字的方法直接实现了标准波形和各种调制波形的双通道输出。该方案结构简单,控制灵活,实验测试结果表明,该信号发生器能输出稳定、高带宽、高速度、高精度的信号波形。
|
| 关 键 词： | 信号发生器 现场可编程门阵列 双DDS 多路并行 流水线 调制 |
Design and implementation of parallel DDS signal generator based on FPGA |
| |
| DENG Yue-ping,XIAO Tie-jun.Design and implementation of parallel DDS signal generator based on FPGA[J].Computer Engineering and Design,2011,32(7):2319-2323. |
| |
| Authors: | DENG Yue-ping XIAO Tie-jun |
| |
| Affiliation: | DENG Yue-ping,XIAO Tie-jun(School of Computer Science and Telecommunication Engineering,Jiangsu University,Zhenjiang 212013,China) |
| |
| Abstract: | |
| |
| Keywords: | signal generator FPGA dual DDS multi-channel parallel pipeline modulation |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
