| Viterbi译码器的FPGA实现 |
| |
| 引用本文： | 胡永江,徐昌庆,常春泉. Viterbi译码器的FPGA实现[J]. 光通信技术, 2005, 29(10): 62-64 |
| |
| 作者姓名： | 胡永江 徐昌庆 常春泉 |
| |
| 作者单位： | 军械工程学院光学与电子工程系,石家庄,050003;上海交通大学电子与信息学院电子工程系,上海,200032;上海交通大学电子与信息学院电子工程系,上海,200032;上海交通大学电子与信息学院电子工程系,上海,200032;总装备部总体设计研究所,北京 |
| |
| 摘 要： | 详细分析了(2,1,6)Viterbi译码器的实现结构,提出了基于模块化并行算法构建Viterbi译码器,并利用Verilog在XilinxISE6.2中进行了建模仿真和综合,实验结果表明采用该结构体系,不仅降低了Viterbi译码器实现的复杂度,而且较好地均衡了面积和速度相互制约的矛盾。
|
| 关 键 词： | IEEE802.11a FPGA Viterbi译码器 |
| 修稿时间： | 2005-07-08 |
The FPGA Realizing of Viterbi Decoder |
| |
| HU Yong-jiang,XU Chang-qing,CHANG Chun-quan. The FPGA Realizing of Viterbi Decoder[J]. Optical Communication Technology, 2005, 29(10): 62-64 |
| |
| Authors: | HU Yong-jiang XU Chang-qing CHANG Chun-quan |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
