|
|||||
|
|
| 基于RISC-V处理器的TileLink与AXI4总线桥设计与实现 | |
| 作者姓名： | 洪广伟 崔超 虞致国 顾晓峰 |
| 作者单位： | 1. 物联网技术应用教育部工程研究中心;2. 江南大学电子工程系 |
| 基金项目： | 江苏省重点研发计划资助项目(BE2019003-2)；;中央高校基本科研业务费专项资金项目(JUSRP51510)； |
| 摘 要： | RISC-V是近年提出的一种开源精简指令集架构，TileLink总线是专为RISC-V处理器设计的片上总线.为使RISC-V处理器灵活适配更多已有的AXI4 IP资源，提出一种高效率TileLink与AXI4总线桥设计方案，其中由一系列功能子模块匹配总线间数据传输方式的差异，以流水线传输形式实现数据跨协议的传输，增加总... |
| 关 键 词： | RISC-V 总线桥 TileLink总线 AXI4总线 流水线传输 |