| 基于FPGA的AVS帧内预测电路设计 |
| |
| 引用本文： | 李文军,王祖强,徐辉,张贞雷. 基于FPGA的AVS帧内预测电路设计[J]. 电子技术应用, 2013, 39(8): 50-53 |
| |
| 作者姓名： | 李文军 王祖强 徐辉 张贞雷 |
| |
| 作者单位： | 山东大学信息科学与工程学院,山东济南,250100 |
| |
| 摘 要： | 提出了一种AVS高清视频编码器帧内预测模块硬件结构。通过对AVS帧内预测各个预测模式的分析,设计了帧内预测编码流水线结构和模式预测运算单元电路。根据各预测模式的编码运算关系,合理安排流水线结构,采用8 bit数据并行流水处理,实现了高清视频帧内预测实时编码。将除Plane模式之外的其他预测模式采用同一硬件电路来实现,对运算比较复杂的Plane模式单独设计了硬件结构,节省了硬件资源。
|
| 关 键 词： | AVS 帧内预测 硬件架构 流水线 并行处理 |
FPGA-based design of intra mode prediction in AVS video encoder |
| |
| Li Wenjun , Wang Zuqiang , Xu Hui , Zhang Zhenlei. FPGA-based design of intra mode prediction in AVS video encoder[J]. Application of Electronic Technique, 2013, 39(8): 50-53 |
| |
| Authors: | Li Wenjun Wang Zuqiang Xu Hui Zhang Zhenlei |
| |
| Abstract: | |
| |
| Keywords: | AVS intra prediction hardware architecture pipeline parallel processing |
| 本文献已被 万方数据 等数据库收录！ |
|
