一种基于电流变化监测的高速自适应数据处理电路设计

本文根据大规模集成电路对数据处理模块高速度、低误差的要求，提出了一种高速自适应数据处理电路结构的设计。该结构能够基于对并行数据处理模块电流的监测，自动选取数据处理速度最快的模块作为关键路径，从而自适应地调整电路整体时延。实验结果表明该结构可以满足高速数据处理电路在功能和性能上的要求。