| 用于亚微米CMOS的轻掺杂漏工艺 |
| |
| 引用本文： | 章定康 余山. 用于亚微米CMOS的轻掺杂漏工艺[J]. 微电子学与计算机, 1994, 11(1): 46-48,51 |
| |
| 作者姓名： | 章定康 余山 |
| |
| 作者单位： | 西安徽电子技术研究所 |
| |
| 摘 要： | 本文研究了轻掺杂漏工艺对器件特性的影响。优化了轻掺杂区离子注入的剂量和能量。优化的ＳｉＯ２侧墙ＬＤＤ工艺有效地抑制了短沟道效应。研制成功了沟道长度为０．５μｍ的ＣＭＯＳ２７级环振电路，门延迟为１７０ｎｓ．
|
| 关 键 词： | 轻掺杂漏 亚微米 CMOS MOS器件 |
Light-Doped Drain Technology for Submicron CMOS |
| |
| Zhang Dingkang, Yu Shan, Huang Chang. Light-Doped Drain Technology for Submicron CMOS[J]. Microelectronics & Computer, 1994, 11(1): 46-48,51 |
| |
| Authors: | Zhang Dingkang Yu Shan Huang Chang |
| |
| Affiliation: | Xi'an Microelectronic Technology Inst. |
| |
| Abstract: | |
| |
| Keywords: | Light-doped drain SiO_2 spacer Short-channel effects |
| 本文献已被 CNKI 维普 等数据库收录！ |
