| 并行化的BCH编解码器设计 |
| |
| 引用本文： | 赵景琰,金鹰翰,赵培,王进祥.并行化的BCH编解码器设计[J].微处理机,2010,31(2):42-44,48. |
| |
| 作者姓名： | 赵景琰 金鹰翰 赵培 王进祥 |
| |
| 作者单位： | 哈尔滨工业大学微电子中心,哈尔滨,150001 |
| |
| 摘 要： | 针对Flash存储器的特点,设计了并行化的线性反馈移位寄存器、并行化的钱搜索电路,实现了求解错误位置多项式的BM迭代算法,并利用上述模块构造了一个并行化的、最高纠错能力为8位的BCH编解码器,大大加快了BCH编解码速度.最后对编解码速度和解码错误概率进行了统计分析.
|
| 关 键 词： | BCH 码 并行化 线性反馈移位寄存器 钱搜索 |
The Design of Parallelized BCH Codec |
| |
| ZHAO Jing-yan,JIN Ying-han,ZHAO Pei,WANG Jin-xiang.The Design of Parallelized BCH Codec[J].Microprocessors,2010,31(2):42-44,48. |
| |
| Authors: | ZHAO Jing-yan JIN Ying-han ZHAO Pei WANG Jin-xiang |
| |
| Affiliation: | ZHAO Jing-yan,JIN Ying-han,ZHAO Pei,WANG Jin-xiang(Microelectronic Center of Harbin Institute of Technology,Harbin 150001,China) |
| |
| Abstract: | This paper designs a parallelized linear feedback shift register,a parallelized Chien search circuit,and implements the BM algorithm to get the error location polynomial.Then the paper constructs a parallelized BCH codec with the highest error correcting capability of 8 bit. |
| |
| Keywords: | BCH Parallelization LFSR Chien |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
