| 0．18μm 12GHz CMOS八分频电路设计 |
| |
| 引用本文： | 赵旭昊,安凌凌,孟令琴.0．18μm 12GHz CMOS八分频电路设计[J].现代雷达,2007,29(8):109-111. |
| |
| 作者姓名： | 赵旭昊 安凌凌 孟令琴 |
| |
| 作者单位： | 南京电子技术研究所,南京,210013 |
| |
| 摘 要： | 提出了一种基于高速锁存器的CMOS高速分频器结构，阐述了其工作速度，工作范围，前后级级联电路设计。采用典型的TSMC0．18μm／1．8V工艺模型，通过Agilent的ADS进行模拟验证，得到其最高工作速度为12GHz，工作范围为3～12GHz，在6～12GHz内，输入灵敏度不小于100mV，功耗小于28mw。
|
| 关 键 词： | CMOS分频器 触发器 源级耦合逻辑电路 动态电阻 |
| 修稿时间： | 2007-03-122007-07-15 |
Design of a 0.18 μm 12 GHz CMOS 1:8 Frequency Divider |
| |
| ZHAO Xu-hao,AN Ling-ling,MENG Ling-qin.Design of a 0.18 μm 12 GHz CMOS 1:8 Frequency Divider[J].Modern Radar,2007,29(8):109-111. |
| |
| Authors: | ZHAO Xu-hao AN Ling-ling MENG Ling-qin |
| |
| Affiliation: | Nanjing Research Institute of Electronics Technology, Nanjing 210013, China |
| |
| Abstract: | |
| |
| Keywords: | CMOS frequency divider flip-flop SCL dynamic load |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《现代雷达》浏览原始摘要信息 |
|
点击此处可从《现代雷达》下载全文 |
