|
|||||
|
|
| Viterbi译码中的路径度量存储管理 | |
| 作者姓名： | 鄂炜 苏广川 |
| 作者单位： | 北京理工大学电子工程系 |
| 摘 要： | 大约束度卷积码的Viterbi译码器硬件复杂度大,限制了其速度。该文分析了Viterbi译码器的结构,从路径度量存储管理着手,合理地组织了存储器结构,简化了ACS和度量存储器之间的接口电路。提高了译码速率,使译码器便于FPGA实现。 |
| 关 键 词： | 卷积码 Viterbi译码 路径度量存储 ACS FPGA实现 |
| 修稿时间： | 2002-10-08 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |