|
|||||
|
|
| 用VHDL设计中易出现的问题及解决办法 | |
| 作者姓名： | 陈华容 |
| 作者单位： | 湖南建材高等专科学校电气与信息工程系 |
| 摘 要： | 文中介绍了基于MAX+PLUSⅡ软件为平台用硬件描述语言VHDL进行电子线路设计时易出现的问题、原因及其解决办法,并以实例作了较详细的说明。 |
| 关 键 词： | VHDL设计 MAX＋PLUSⅡ软件 硬件描述语言 电子线路 计时 |
| 本文献已被 CNKI 维普 等数据库收录！ | |
|
||||||||||||||||||
|
||||||||||||||||||
|
||||||||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |