| 0.6 um工艺NMOS ESD保护电路版图优化 |
| |
| 引用本文： | 姜玉稀,陆嘉,冉峰,杨殿雄.0.6 um工艺NMOS ESD保护电路版图优化[J].微计算机信息,2008,24(32). |
| |
| 作者姓名： | 姜玉稀 陆嘉 冉峰 杨殿雄 |
| |
| 基金项目： | 上海市科委AM基金，项目名称:深亚微米SOC设计中全芯片ESD仿真工具的研究:江苏省专用集成电路重点实验室开放课题，项目名称:高性能DDR2I/O中ESD电路设计与验证 |
| |
| 摘 要： | 本文研究了在0.6um工艺下,数个版图参数对NMOS ESD保护器件性能的影响,并给出了这些版图参数适宜值的范围:提出了用于I/O PAD的ESD保护电路的版图优化方法,并证明了版图优化在提高ESD保护电路性能上的作用.
|
| 关 键 词： | 版图优化 |
Layout optimization design for 0.6um GGNMOS ESD protection circuit |
| |
| JIANG Yu-xi,LU Jia-RAN,Feng YANG,Dian xiong.Layout optimization design for 0.6um GGNMOS ESD protection circuit[J].Control & Automation,2008,24(32). |
| |
| Authors: | JIANG Yu-xi LU Jia-RAN Feng YANG Dian xiong |
| |
| Abstract: | |
| |
| Keywords: | ESD DCGS SCGS GGNMOS |
| 本文献已被 万方数据 等数据库收录！ |
|
