| 基于加减交替法除法器的FPGA设计与实现 |
| |
| 引用本文： | 潘明,许勇.基于加减交替法除法器的FPGA设计与实现[J].微计算机信息,2008,24(26). |
| |
| 作者姓名： | 潘明 许勇 |
| |
| 基金项目： | 自治区重点实验室培育--信息与通信技术重点实验室建设，颁发部门:广西壮族自治区科学技术厅.2006.5. |
| |
| 摘 要： | 设计并实现了一种基于加减交替法的除法电路,着重介绍除法器的工作原理,给出了除法器的电路结构.仿真和实验结果均表明,该除法器运算快速、准确.FPGA时序分析表明,除法器的工作频率可到85.16MHz.该电路设计简洁、高效,可应用于嵌入式系统或工业控制中.
|
| 关 键 词： | 除法器 移位寄存器 加减交替法 |
FPGA Design and Implementation of acid-subtraction alternate algorithm Division |
| |
| PAN Ming,XU Yong.FPGA Design and Implementation of acid-subtraction alternate algorithm Division[J].Control & Automation,2008,24(26). |
| |
| Authors: | PAN Ming XU Yong |
| |
| Abstract: | |
| |
| Keywords: | FPGA |
| 本文献已被 万方数据 等数据库收录！ |
|
