| 基于LSSD的Cache电路的扫描测试设计 |
| |
| 引用本文： | 严玉峰,张盛兵,林雄鑫,丁黄胜.基于LSSD的Cache电路的扫描测试设计[J].计算机工程与设计,2007,28(4):876-878. |
| |
| 作者姓名： | 严玉峰 张盛兵 林雄鑫 丁黄胜 |
| |
| 作者单位： | 西北工业大学,软件与微电子学院,陕西,西安,710065;苏州国芯科技有限公司,江苏,苏州,215011 |
| |
| 摘 要： | 在扫描测试设计时,因电路行为的不同需采用不同的扫描单元,LSSD(level-sensitive scan design)正是一种非常适合于电平敏感型电路的扫描单元,但在时钟控制相对复杂的电路中仅采用标准LSSD单元来完成整个扫描测试设计是不够的.在经过对LSSD扫描测试原理进行深入研究后,结合某32位RISC CPU中的Cache电路的行为特点,对标准LSSD扫描单元做了重新设计,并获得了较高的测试覆盖率和故障覆盖率.
|
| 关 键 词： | 可测试性设计 扫描测试 扫描单元 电平敏感型扫描设计 高速缓存 |
| 文章编号： | 1000-7024（2007）04-0876-03 |
| 修稿时间： | 2006-01-16 |
Full scan design in cache based on LSSD |
| |
| YAN Yu-feng,ZHANG Sheng-bing,LIN Xiong-xin,DING Huang-sheng.Full scan design in cache based on LSSD[J].Computer Engineering and Design,2007,28(4):876-878. |
| |
| Authors: | YAN Yu-feng ZHANG Sheng-bing LIN Xiong-xin DING Huang-sheng |
| |
| Abstract: | In the scan-based design-for-testability,LSSD is an effective and reliable scan cell for level sensitive design.But standard LSSD is not enough to complete the entire scan design in the circuit which clock control is more complicated.So according to the features of cache circuit,a new structure of LSSD scan cell is designed for the full scan test in the cache.And the high test coverage and fault coverage show the design is executable. |
| |
| Keywords: | DFT full scan scan cell LSSD cache |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
