| 基于Verilog-A的容栅传感器建模与仿真 |
| |
| 引用本文： | 杨波, 杨银堂, 孙龙杰, 朱樟明,.基于Verilog-A的容栅传感器建模与仿真[J].电子器件,2005,28(4):871-874. |
| |
| 作者姓名： | 杨波 杨银堂 孙龙杰 朱樟明 |
| |
| 作者单位： | 西安电子科技大学微电子研究所,西安,710071;西安科技大学微电子研究所,西安,710075;西安电子科技大学微电子研究所,西安,710071 |
| |
| 摘 要： | 介绍了容栅传感器结构及其工作原理，并针对容栅传感器应用系统设计验证中所遇到的困难，采用模拟硬件描述语言Verilog-A对其行为进行高层次建模，通过理论推导传感器信号与物理位移的关系和CadenceSpectre仿真器的验证，该模型正确又易于系统验证。
|
| 关 键 词： | Verilog-A SPICE 容栅传感器 动栅 定栅 |
| 文章编号： | 1005-9490（2005）04-0871-04 |
| 收稿时间： | 2005-03-14 |
| 修稿时间： | 2005-03-14 |
Modeling and Simulation of Capacitive Gate transducer Using Verilog-A |
| |
| YANG Bo,YANG Yin-tang,SUN Long-jie,ZHU Zhang-ming.Modeling and Simulation of Capacitive Gate transducer Using Verilog-A[J].Journal of Electron Devices,2005,28(4):871-874. |
| |
| Authors: | YANG Bo~ YANG Yin-tang~ SUN Long-jie~ ZHU Zhang-ming~ |
| |
| Affiliation: | 1.Microelectronics Institute; Xidian University; Xi an 710071; China; 2.Microelectronics Institute; Xi an University of science and technology; Xi an 710075; |
| |
| Abstract: | |
| |
| Keywords: | Verilog-A SPICE |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载全文 |
