| 一种SOI CMOS/LDMOS单片智能功率集成电路 |
| |
| 引用本文： | 谭开洲,石红,杨国渝,胡刚毅,蒲大勇,冯健,毛儒炎. 一种SOI CMOS/LDMOS单片智能功率集成电路[J]. 微电子学, 2004, 34(2): 164-167 |
| |
| 作者姓名： | 谭开洲 石红 杨国渝 胡刚毅 蒲大勇 冯健 毛儒炎 |
| |
| 作者单位： | 模拟集成电路国家重点实验室;中国电子科技集团公司,第二十四研究所,重庆,400060 |
| |
| 摘 要： | 介绍了一种单片智能功率硅集成电路的设计和制造工艺，该电路包括工作于9V低压的常规CMOS管和两个最高耐压为80V、电流通过能力大于3A的LDMOS管。电路采用SOI介质隔离CMOS／LDMOS工艺，芯片面积约50mm^2。基于一种简单的二维模型，认为，在功率集成中，纵向导电的VDMOS管由于其导通电阻有一个自限制特点，因此并不特别适合智能功率集成。
|
| 关 键 词： | 智能功率集成电路 SOI CMOS LDMOS VDMOS |
| 文章编号： | 1004-3365(2004)02-0164-04 |
A Monolithic Smart Power IC Based on SOI CMOS/LDMOS Technology |
| |
| TAN Kai-zhou,SHI Hong,YANG Guo-yu,HU Gang-yi,PU Da-yong,FENG Jian,MAO Ru-yan. A Monolithic Smart Power IC Based on SOI CMOS/LDMOS Technology[J]. Microelectronics, 2004, 34(2): 164-167 |
| |
| Authors: | TAN Kai-zhou SHI Hong YANG Guo-yu HU Gang-yi PU Da-yong FENG Jian MAO Ru-yan |
| |
| Abstract: | A monolithic smart power IC is presented, which contains conventional 9 V CMOS transistors and two 80 V/3 A LDMOS transistors. The design and fabrication of the circuit is described. Implemented in a CMOS/LDMOS technology with SOI dielectric isolation, the chip occupies an area of 50 mm~2. Based on a simple 2-D model, it can be concluded that the VDMOS transistor is not suitable for smart power IC's due to the limitation of its on-resistance. |
| |
| Keywords: | SOI CMOS LDMOS VDMOS Smart power IC |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
