| 基于FPGA的DDR3多端口读写存储管理设计 |
| |
| 引用本文： | 吴连慧,周建江,夏伟杰.基于FPGA的DDR3多端口读写存储管理设计[J].单片机与嵌入式系统应用,2015,15(1):71-74. |
| |
| 作者姓名： | 吴连慧 周建江 夏伟杰 |
| |
| 作者单位： | 南京航空航天大学电子信息工程学院,南京,210016 |
| |
| 摘 要： | 为了解决视频图形显示系统中多个端口访问DDR3时出现的数据存储冲突问题,设计了一种基于FPGA的DDR3存储管理系统。DDR3存储器控制模块使用MIG生成DDR3控制器,只需通过用户接口信号就能完成DDR3读写操作。DDR3用户接口仲裁控制模块将中断请求分成多个子请求,实现视频中断和图形中断的并行处理。帧地址控制模块确保当前输出帧输出的是最新写满的帧。验证结果表明,设计的DDR3存储管理系统降低了多端口读写DDR3的复杂度,提高了并行处理的速度。
|
| 关 键 词： | 存储器控制 多端口 帧地址 DDR3 FPGA |
Multi-port Read-write Storage Management of DDR3 Based on FPGA |
| |
| Wu Lianhui,Zhou Jianjiang,Xia Weijie.Multi-port Read-write Storage Management of DDR3 Based on FPGA[J].Microcontrollers & Embedded Systems,2015,15(1):71-74. |
| |
| Authors: | Wu Lianhui Zhou Jianjiang Xia Weijie |
| |
| Affiliation: | Wu Lianhui;Zhou Jianjiang;Xia Weijie;College of Electronic and Information Engineering,Nanjing University of Aeronautics and Astronautics; |
| |
| Abstract: | |
| |
| Keywords: | memory control multi-port frame address DDR3 FPGA |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
