简化混合处理器应用开发 FPGA分担DSP功能降低构建成本 |
| |
引用本文: | Peter Baran,Ralph Bodenner,Joe Hanson.简化混合处理器应用开发 FPGA分担DSP功能降低构建成本[J].电子测试,2005(2):43-46. |
| |
作者姓名: | Peter Baran Ralph Bodenner Joe Hanson |
| |
作者单位: | Peter Baran(Be Here Technologies,Inc.);Ralph Bodenner(Impulse Accelerated Technologies,Inc.);Joe Hanson(Altera,Inc.) |
| |
摘 要: | 随着大规模现场可编程逻辑阵列(FPGA)的成本降低,加上面向软件的FPGA设计工具的发展,使得FPGA器件获得更多的使用,既能处理过去DSP处理器领域的功能,同时大大降低了专用ASIC方案的风险和前期成本.
|
关 键 词: | FPGA DSP器件 高端 ASIC DSP应用 功耗 功能 计时 硬件 软件 |
本文献已被 维普 万方数据 等数据库收录! |
|