| 基于RAM结构的CAM的VerilogHDL设计 |
| |
| 引用本文： | 李晨,王自强,张东. 基于RAM结构的CAM的VerilogHDL设计[J]. 计算机工程与应用, 2003, 39(27): 157-159 |
| |
| 作者姓名： | 李晨 王自强 张东 |
| |
| 作者单位： | 南京大学电子科学与工程系,南京,210093 |
| |
| 摘 要： | 该文介绍了以FPGA芯片中RAM结构为核心,使用VerilogHDL设计CAM的方案。该CAM的数据深度和宽度易于扩展,匹配查找速度快。
|
| 关 键 词： | 对内容寻址的存储器 随机存取存储器 现场可编程门阵列逻辑 Verilog硬件描述语言 电子设计自动化 |
| 文章编号： | 1002-8331-(2003)27-0157-03 |
| 修稿时间： | 2002-10-01 |
Design of CAM Based on RAM Structure with Verilog HDL |
| |
| Li Chen Wang Ziqiang Zhang Dong. Design of CAM Based on RAM Structure with Verilog HDL[J]. Computer Engineering and Applications, 2003, 39(27): 157-159 |
| |
| Authors: | Li Chen Wang Ziqiang Zhang Dong |
| |
| Abstract: | Implemented with Verilog HDL,a design of CAM based on RAM structure in FPGA is presented in this article.The feature of the design is flexible in expanding of depth and word-width in the CAM and rapid in matching process. |
| |
| Keywords: | CAM RAM FPGA Verilog HDL EDA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
