| 基于国产FPGA的高速总线驱动设计及验证 |
| |
| 引用本文： | 魏志瑾. 基于国产FPGA的高速总线驱动设计及验证[J]. 舰船电子对抗, 2019, 42(3): 108-111 |
| |
| 作者姓名： | 魏志瑾 |
| |
| 作者单位： | 中国电子科技集团公司第二十研究所,陕西西安,710068 |
| |
| 摘 要： | 介绍了基于国产K7系列和V5系列的现场可编程门阵列(FPGA)高速总线Aurora协议驱动设计方案,以及针对某国产FPGA性能和高速口的不稳定性,进行了逻辑约束优化,并在自主可控模块上实现了国产FPGA间3.125Gbps速率高速传输及帧格式通信,验证了设计方案的可行性,对提高国产FPGA接口速率、传输稳定性及促进国产FPGA的广泛应用具有较大意义。
|
| 关 键 词： | 现场可编程门阵列 Aurora总线 驱动设计 逻辑约束 |
Design and Verification of High-speed Bus Driver Based on Domestic FPGA |
| |
| WEI Zhi-jin. Design and Verification of High-speed Bus Driver Based on Domestic FPGA[J]. Shipboard Electronic Countermeasure, 2019, 42(3): 108-111 |
| |
| Authors: | WEI Zhi-jin |
| |
| Affiliation: | (The 20th Research Institute of CETC,Xi’an 710068,China) |
| |
| Abstract: | WEI Zhi-jin(The 20th Research Institute of CETC,Xi’an 710068,China) |
| |
| Keywords: | field programmable gate array Aurora bus driver design logic constraint |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
