|
|||||
|
|
| 基于高速流水线乘加器的FIR滤波器设计 | |
| 作者姓名： | 付文武 周依林 |
| 作者单位： | 中国科学院上海微系统与信息技术研究所 |
| 摘 要： | 本文介绍了一种有限冲击响应(FIR)滤波器的设计,其核心部分采用12×12位流水线乘加单元(MAC)实现。乘加结构中采用非重叠多位编码产生部分积,结合进位保留加法(CSA)阵列,通过超前进位加法器(CLA)累加产生最终结果。采用VHDL对FIR滤波器进行了描述,并在FPGA中进行了综合验证。 |
| 关 键 词： | FIR滤波器 设计 数字信号处理电路 乘法器 加法器 高速流水线 |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |