| 基于FPGA的卷积码Viterbi编码/译码器的设计与实现 |
| |
| 引用本文： | 张成,杨健. 基于FPGA的卷积码Viterbi编码/译码器的设计与实现[J]. 数字社区&智能家居, 2009, 0(20) |
| |
| 作者姓名： | 张成 杨健 |
| |
| 作者单位： | 安徽审计职业学院;广东工业大学自动化学院; |
| |
| 摘 要： | 该文设计了一种采用(2,1,2)卷积码的VB编码/解码器,并在Xilinx公司SpartanⅡ-XC2S200 FPGA芯片上实现。所设计的VB编码/解码器具有前向纠错能力强、编解码速度快、占用系统资源少等特点。综合后仿真结果显示,该VB编码/解码器的性能较理想,达到了预期的设计目标。
|
| 关 键 词： | 卷积码 维特比 编码/译码器 现场可编程门阵列 |
The FPGA Design and Implement of Viterbi Encoder and Decoder for Convolutional Codes |
| |
| ZHANG Cheng,YANG Jian. The FPGA Design and Implement of Viterbi Encoder and Decoder for Convolutional Codes[J]. Digital Community & Smart Home, 2009, 0(20) |
| |
| Authors: | ZHANG Cheng YANG Jian |
| |
| Affiliation: | ZHANG Cheng1,YANG Jian2(1.Anhui Audit College,Hefei 230601,China,2.Faculty of Automation,Guangdong University of Technology,Guangzhou 510006,China) |
| |
| Abstract: | |
| |
| Keywords: | convolutional code Viterbi encoder/decoder Field-programmable gate array |
| 本文献已被 CNKI 等数据库收录！ |
|
