|
|||||
|
|
| 基于Verilog的逻辑分析仪触发电路的设计 | |
| 作者姓名： | 王二萍 李姿景 李海霞 |
| 作者单位： | 黄河科技学院信息工程学院,河南,郑州,450063;黄河科技学院信息工程学院,河南,郑州,450063;黄河科技学院信息工程学院,河南,郑州,450063 |
| 摘 要： | 分析了逻辑分析仪的工作原理和基本结构,并在此基础上讨论了逻辑分析仪的核心部分一触发电路模块的工作过程和用FPGA(Field Programmable Gate Array即现场可编程门阵列)实现的设计方法.同时给出了触发电路大部分模块的Verilog程序设计及仿真结果. |
| 关 键 词： | 逻辑分析仪 触发电路 Verilog 仿真 |
| 本文献已被 万方数据 等数据库收录！ | |