| 2.5Gb/s/ch 0.18μm CMOS数据恢复电路 |
| |
| 引用本文： | 刘永旺,王志功,李伟.2.5Gb/s/ch 0.18μm CMOS数据恢复电路[J].半导体学报,2007,28(5):692-695. |
| |
| 作者姓名： | 刘永旺 王志功 李伟 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096;东南大学射频与光电集成电路研究所,南京,210096 |
| |
| 摘 要： | 设计了一个应用于SFI-5接口的2.5Gb/s/ch数据恢复电路.应用一个延迟锁相环,将数据的眼图中心调整为与参考时钟的上升沿对准,因而同步了并行恢复数据,并降低了误码率.采用TSMC标准的0.18μm CMOS工艺制作了一个单通道的2.5Gb/s/ch数据恢复电路,其面积为0.46mm^2.输入231-1伪随机序列,恢复出2.5Gb/s数据的均方抖动为3.3ps.在误码率为10-12的条件下,电路的灵敏度小于20mV.
|
| 关 键 词： | 数据恢复 延迟锁相环 位同步 |
| 文章编号： | 0253-4177(2007)05-0692-04 |
| 修稿时间： | 2006年10月17日 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|
