| 一种高速高增益CMOS运算放大器的设计 |
| |
| 引用本文： | 匡志伟,唐宁,金剑,任李悦.一种高速高增益CMOS运算放大器的设计[J].电子器件,2009,32(5):871-874. |
| |
| 作者姓名： | 匡志伟 唐宁 金剑 任李悦 |
| |
| 作者单位： | 桂林电子科技大学专用集成电路实验室,广西桂林541004 |
| |
| 摘 要： | 设计了一种应用于采样保持电路中高速高增益运算放大器。该运放采用全差分增益提高型共源共栅结构。在输入信号通路上加入适当的补偿电容,消除了零极点对对运放建立时间的影响,同时对主运放的次极点进行了优化,改进了相位裕度。采用0.35μmCMOS工艺仿真,结果表明,运放的开环直流增益达到106dB,单位带宽为831MHz（负载电容8pF）,相位裕度为60.5°,压摆率为586V/μs,满足12位50MS/s流水线ADC中采样保持电路性能要求。
|
| 关 键 词： | 折叠式共源共栅 增益自举运放 零极点对 次极点 |
Design of High Speed and High Gain CMOS Operational Amplifier |
| |
| KUANG Zhiwei,TNAG Ning,JIN Jian,REN Liyue.Design of High Speed and High Gain CMOS Operational Amplifier[J].Journal of Electron Devices,2009,32(5):871-874. |
| |
| Authors: | KUANG Zhiwei TNAG Ning JIN Jian REN Liyue |
| |
| Affiliation: | KUANG Zhiwei,TNAG Ning,JIN Jian,REN Liyue(Institute for Application Specific Integrated Circuit,Guiling University Of Electronic Technology Guiling Guangxi 541004,China) |
| |
| Abstract: | |
| |
| Keywords: | folded-cascode gain-boost op amp pole-zero doublet non-dominant pole |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载全文 |
|
